(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-139438

(43)公開日 平成9年(1997)5月27日

H01L 21/8249	(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術	f 表示箇所
29/78 301K 29/78 301K 21/822 29/78 審査請求 未請求 請求項の数9 OL (全 8 (21)出願番号 特願平7-297148 (71)出願人 000004260 株式会社デンソー 要知県刈谷市昭和町1丁目1番地 (72)発明者 中山 喜明 要知県刈谷市昭和町1丁目1番地 日本 接株式会社内 (72)発明者 村瀬 保 要知県刈谷市昭和町1丁目1番地 日本 接株式会社内 (72)発明者 水野 祥司 (72)発明者 水野 祥司	H01L	21/8249	1		HOIL	27/06	3 2 1		
21/822 29/78 審査請求 未請求 請求項の数9 OL (全 8 (21)出願番号 特願平7-297148 (71)出願人 000004260 株式会社デンソー 愛知県刈谷市昭和町1丁目1番地 (72)発明者 中山 喜明 愛知県刈谷市昭和町1丁目1番地 日本 技株式会社内 (72)発明者 村瀬 保 愛知県刈谷市昭和町1丁目1番地 日本 技株式会社内 (72)発明者 水野 祥司 大野 祥司		27/06				27/04		Н	
審査請求 未請求 請求項の数9 OL (全 8 (21)出願番号 特願平7-297148 (71)出願人 000004260 株式会社デンソー 愛知県刈谷市昭和町1丁目1番地 (72)発明者 中山 喜明 愛知県刈谷市昭和町1丁目1番地 日本 技株式会社内 (72)発明者 村瀬 保 愛知県刈谷市昭和町1丁目1番地 日本 安和県刈谷市昭和町1丁目1番地 日本 安和県刈谷市昭和町1丁目1番地 日本 安和県刈谷市昭和町1丁目1番地 日本 安和県刈谷市昭和町1丁目1番地 日本 安米式会社内 (72)発明者 水野 祥司						29/78	3 0 1 3	K	
審査請求 未請求 請求項の数9 OL (全 8 (21)出願番号 特願平7-297148 (71)出願人 000004260 株式会社デンソー 愛知県刈谷市昭和町1丁目1番地 (72)発明者 中山 喜明 愛知県刈谷市昭和町1丁目1番地 日オ 装株式会社内 (72)発明者 村瀬 保 愛知県刈谷市昭和町1丁目1番地 日オ 装株式会社内 (72)発明者 水野 祥司									
(21)出願番号 特願平7-297148 (71)出願人 000004260 株式会社デンソー 愛知県刈谷市昭和町1丁目1番地 (72)発明者 中山 喜明 愛知県刈谷市昭和町1丁目1番地 日本 装株式会社内 (72)発明者 村瀬 保 愛知県刈谷市昭和町1丁目1番地 日本 装株式会社内 (72)発明者 水野 祥司		29/78							
株式会社デンソー 要知県刈谷市昭和町1丁目1番地 (72)発明者 中山 喜明 要知県刈谷市昭和町1丁目1番地 日本 接株式会社内 (72)発明者 村瀬 保 要知県刈谷市昭和町1丁目1番地 日本 接株式会社内 (72)発明者 水野 祥司					審査請求	未請求	請求項の数9	OL (全 8 頁)
(22)山願日 平成7年(1995)11月15日 愛知県刈谷市昭和町1丁目1番地 (72)発明者 中山 喜明 愛知県刈谷市昭和町1丁目1番地 日本 装株式会社内 (72)発明者 村瀬 保 愛知県刈谷市昭和町1丁目1番地 日本 装株式会社内 (72)発明者 水野 祥司	(21)出願番号]	特願平7-297148		(71)出願人	000004260			
(72)発明者 中山 喜明 爱知県刈谷市昭和町1丁目1番地 日本 接株式会社内 (72)発明者 村瀬 保 爱知県刈谷市昭和町1丁目1番地 日本 接株式会社内 (72)発明者 水野 祥司						株式会	社デンソー		
(72)発明者 中山 喜明 爱知県刈谷市昭和町1丁目1番地 日本 接株式会社内 (72)発明者 村瀬 保 爱知県刈谷市昭和町1丁目1番地 日本 装株式会社内 (72)発明者 水野 祥司	(22)山顧日		平成7年(1995)11月15日			愛知県	刈谷市昭和町1つ	「目1番地	
接株式会社内 (72)発明者 村瀬 保 愛知県刈谷市昭和町1丁目1番地 日本 装株式会社内 (72)発明者 水野 祥司					(72)発明者				
· (72)発明者 村瀬 保 爱知県刈谷市昭和町1丁目1番地 日本 装株式会社内 (72)発明者 水野 祥司						爱知県〉	刈谷市昭和町1丁	目1番地	日本電
爱知県刈谷市昭和町1丁目1番地 日本 装株式会社内 (72)発明者 水野 祥司						装株式:	会社内		
装株式会社内 (72)発明者 水野 祥司			•		(72)発明者	村瀬(呆		
(72)発明者 水野 祥司						爱知県メ	VI谷市昭和町1 7	1目1番地	日本電
						装株式会	会社内		
爱知愿刘谷市昭和町 1 丁目 1 採曲 口 7					(72)発明者	水野 ネ	详司		
*************************************						火梨氓爱	切谷市昭和町1丁	目1番地	日本電
装株式会社内						装株式会	会社内		
(74)代理人 弁理士 伊藤 洋二					(74)代理人	弁理士	伊藤 洋二		
最終頁に紡								最終]	頁に続く


(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

37

【目的】 表面電界緩和型LDMOSにおいて、ドレインに逆起電圧が印加された場合でも、チャネル形成部分での素子破壊を防止する。

【構成】 N型基板1にPウェル16とNウェル2の2 重ウェルを形成し、さらにソース電極10とN型基板1とを同電位にしている。なお、Nウェル2のドリフト領域は、いわゆるRESURF条件を満たすようなドーパント濃度が設定されており、このような構造により高耐圧、低オン抵抗の効果を得ることができる。さらに、ドレイン電極11に逆起電圧が印加された場合でも、Nウェル2、Pウェル16およびN型基板1にて寄生バイポーラトランジスタが形成され、これにより基板方向に電流経路が形成されるため、逆起電圧印加時のチャネル形成部分の素子破壊を防止することができる。



10

【特許請求の範囲】

【請求項1】 第1導電型の半導体層に、第2導電型の 第1ウェルが形成されるとともにこの第1ウェル内に第 1ウェルよりも浅く第1導電型の第2ウェルが形成され ており、

前記第2ウェル内にソース領域、チャネル領域およびド レイン領域が形成され、さらに前記チャネル領域上にゲ ート電極が形成されて、前記第2ウェルをドリフト領域 とした表面電界緩和型のMOSトランジスタが構成され てなる半導体装置であって、

前記MOSトランジスタを非作動状態とする電圧が前記 ゲート電極に印加され前記ドレイン領域に所定電圧以上 の高電圧が印加された時に、前記第2ウェルから前記第 1ウェルおよび前記半導体層を介して電流経路が形成さ れることを特徴とする半導体装置。

【請求項2】 前記ソース領域と前記半導体層が同電位 に設定されていることを特徴とする請求項1に記載の半 導体装置。

【請求項3】 前記第2ウェル、前記第1ウェルおよび 前記半導体層間に寄生バイポーラトランジスタが形成さ 20 れ、この寄生バイポーラトランジスタにより前記電流経 路が形成されることを特徴とする請求項1又は2に記載 の半導体装置。

【請求項4】 前記第2ウェルと前記半導体層間がパン チスルーして前記電流経路が形成されることを特徴とす る請求項1又は2に記載の半導体装置。

【請求項5】 前記ソース領域を含んで前記第1ウェル に到達するベースが形成されていることを特徴とする請 求項1乃至4のいずれか1つに記載の半導体装置。

【請求項6】 ソース領域、チャネル領域およびドレイ 30 ン領域を有し、さらに前記チャネル領域上にゲート電極 が形成されており、前記チャネル領域および前記ドレイ ン領域間にドリフト領域が形成されてなるMOSトラン ジスタを有する半導体装置であって、

第1導電型の半導体層に、第2導電型の第1ウェルが形 成されるとともにこの第1ウェル内に第1ウェルよりも 浅く第1導電型の第2ウェルが形成され、少なくともこ の第2ウェル内に前記ドリフト領域および前記ドレイン 領域が形成されており、

さらに前記ソース領域と前記半導体層とが同電位に設定 40 されていることを特徴とする半導体装置。

【請求項7】 N型の第1半導体層が第1、第2の素子 領域に分離されており、第1の素子領域に表面電界緩和 型のMOSトランジスタが形成され、前記第2の素子領 域に前記第1半導体層をコレクタ層としてパイポーラト ランジスタが形成されている半導体装置であって、

前記第1の素子領域において、前記第1半導体層に、P 型の第1ウェルが形成されるとともにこの第1ウェル内 に第1ウェルよりも浅くN型の第2ウェルが形成されて おり、前記第2ウェル内にソース領域、チャネル領域お 50 ン抵抗を小さくして電流を流しやすくするために、Nウ

よびドレイン領域が形成され、さらに前記チャネル領域 上にゲート電極が形成されて、前記第2ウェルをドリフ ト領域とした前記表面電界緩和型のMOSトランジスタ が形成されていることを特徴とする半導体装置。

【請求項8】 前記第1半導体層の下にN型の第2半導 体層が形成され、さらに基板表面から前記第2半導体層 に至るN型のディープ層が形成されており、このディー プ層および前記第2半導体層による電位設定にて、前記 ソース領域と前記第1半導体層が同電位とされているこ とを特徴とする請求項7に記載の半導体装置。

【請求項9】 N型の半導体層が第1、第2の素子領域 に素子分離された半導体基板に対し、第1の素子領域に 表面電界緩和型のMOSトランジスタを形成し、前記第 2の素子領域にパイポーラトランジスタを形成する半導 体装置の製造方法であって、

前記第1の素子領域において、前記半導体層に、P型の 第1ウェルおよびN型の第2ウェルを形成するためのイ オン注入を行い、同時拡散させることにより、前記第1 ウェルを形成するとともにこの第1ウェル内に第1ウェ ルよりも浅く前記第2ウェルを形成し、

この後、前記第2ウェル内にソース領域、チャネル領域 およびドレイン領域を形成するととともに、前記チャネ ル領域上にゲート電極を形成して、前記第2ウェルをド リフト領域とした前記MOSトランジスタを形成し、 また、前記第2の素子領域においては、前記半導体層を コレクタ層としてバイポーラトランジスタを形成するこ とを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、表面電界緩和型M OSトランジスタを有する半導体装置およびその製造方 法に関する。

[0002]

【従来の技術】従来、NチャンネルLDMOS(Latera 1 Diffused MOS) トランジスタ(以下、単にLDMOS という)として図8に示すものがある。このLDMOS は、図に示すように、N型基板1にNウェル2が形成さ れ、このNウェル2内にチャネルPウェル3が形成され るとともにチャネルPウェル3内にN型拡散層4が形成 され、またNウェル2内にN型拡散層5が形成されてい が形成されており、ゲート電極7直下のチャネルPウェ ル3の表面領域にはチャネル領域8が形成されている。 【0003】そして、N型拡散層4をソース領域、N型 拡散層5をドレイン領域とし、LOCOS酸化膜9下の Nウェル2をドリフト領域としている。なお、10、1 1はそれぞれソース電極、ドレイン電極であり、12は チャネルPウェル3の電位を取るための拡散層、13は

層間絶縁膜である。このようなLDMOSにおいて、オ

ェル2の濃度を高くすると、ドリフト領域で空乏層が拡大しにくくなり高耐圧を得ることができなくなる。逆に、Nウェル2の濃度を低くすると、高耐圧化を図ることができる反面、電流が流れにくくなりオン抵抗が大きくなるという問題がある。

【0004】そこで、このような問題を解決するものとして、特公昭59-24550号公報および特開平5-267652号公報に示すものがある。このものの概略構成を図9に示す。このものは、P型基板14にNウェル2を形成したものである。この場合、Nウェル2を拡 10散形成すると、Nウェル2表面での濃度が高くなり、Nウェル2表面での電流が流れやすくなるとともに、Nウェル2全体で空乏層が広がりやすくなるため、高耐圧化を図ることができる。このようなLDMOSは表面電界緩和型(RESURF)LDMOSと呼ばれるもので、Nウェル2のドリフト領域のドーパント濃度は、上記公報に記載されているような、いわゆるRESURF条件を満たすように設定されている。

[0005]

【発明が解決しようとする課題】上記表面電界緩和型L 20 DMOSにおいては、ドレイン電極11とP型基板14 とが電気的に接続されて構成されている。このため、図10に示すように、ドレイン電極11にコイル等のL負荷15を接続してL負荷15を駆動する場合、ゲート電極7に印加する電圧をオフにすると、L負荷15の逆起電圧がドレイン電極11に印加される。この逆起電圧は、しばしば非常に高い電圧となることがある。

【0006】この場合、上記した表面電界緩和型LDM OSでは、その逆起電圧に対する電流逃避経路が考慮されていないため、逆起電圧印加時に、チャネルPウェル 30 3とNウェル2間のPN接合がブレイクダウンし、チャネルPウェル3からP*拡散層12を介してソース電極10に電流が流れることにより、チャネルPウェル3の電位がN型拡散層4の電位よりも上昇することで、N型拡散層4をエミッタ、チャネルPウェル3をベース、Nウェル2をコレクタとする寄生トランジスタが動作してしまい、狭い領域にて矢印方向に大電流が流れる。従って、この狭い領域にて矢印方向に大電流が流れる。従って、この狭い領域に大電流が流れるため、素子が発熱しやすくなり、逆起電圧が小さくてもチャネル形成部分で素子破壊が生じる。よって、素子の破壊耐量が低下して40しまう。

【0007】本発明は上記問題に鑑みたもので、表面電界級和型LDMOSにおいて、ドレインに逆起電圧のような電圧が印加された場合でも、チャネル形成部分での素子破壊を防止することを第1の目的とする。また、上記した表面電界緩和型LDMOSは、P型基板14上に形成される。従って、PNPトランジスタより電流特性のよいV-NPNトランジスタ(以下、単にNPNTrという)と上記表面電界緩和型LDMOSとを同一基板上に形成しようとすると、NPNTrにおけるコレクタ

層をなすN層が深く形成されているため、両者を同一基板上に形成することができないという問題がある。この場合、図8に示す構造のLDMOSを用いればNPNTrと同一基板上に形成することができるが、上述したようにLDMOSにおいて高耐圧、オン抵抗の両立を図ることができない。

【0008】本発明は、表面電界緩和型LDMOSとN PNTrを同一基板上に形成することを第2の目的とする。

[0009]

【課題を解決するための手段】上記第1の目的を達成するため、請求項1に記載の発明においては、第1導電型の半導体層(1)に、第2導電型の第1ウェル(16)が形成されるとともにこの第1ウェル(16)内に第1ウェル(16)よりも浅く第1導電型の第2ウェル

(2) が形成されており、前記第 2 ウェル (2) 内にソース領域 (4)、チャネル領域 (8) およびドレイン領域 (5) が形成され、さらに前記チャネル領域 (8) 上にゲート電極 (7) が形成されて、前記第 2 ウェル

(2)をドリフト領域とした表面電界緩和型のMOSトランジスタが構成されてなる半導体装置であって、前記MOSトランジスタを非作動状態とする電圧が前記ゲート電極(7)に印加され前記ドレイン領域(5)に所定電圧以上の高電圧が印加された時に、前記第2ウェル

(2)から前記第1ウェル(16)および前記半導体層(1)を介して電流経路が形成されることを特徴としている

【0010】請求項2に記載の発明では、請求項1に記載の半導体装置において、前記ソース領域(4)と前記半導体層(1)が同電位に設定されている。請求項3に記載の発明では、請求項1又は2に記載の半導体装置において、前記第2ウェル(2)、前記第1ウェル(16)および前記半導体層(1)間に寄生バイポーラトランジスタ(18)が形成され、この寄生バイポーラトランジスタ(18)により前記電流経路が形成されることを特徴としている。

【0011】請求項4に記載の発明では、請求項1又は2に記載の半導体装置において、前記第2ウェル (2)と前記半導体層 (1)間がパンチスルーして前記電流経路が形成されることを特徴としている。請求項5に記載の発明では、請求項1乃至4のいずれか1つに記載の半導体装置において、前記ソース領域 (4)を含んで前記第1ウェルに到達するベース (17)が形成されていることを特徴としている。

【0012】請求項6に記載の発明においては、ソース 領域(4)、チャネル領域(8)およびドレイン領域

形成される。従って、PNPトランジスタより電流特性 (5)を有し、さらに前記チャネル領域上にゲート電極のよいV-NPNトランジスタ(以下、単にNPNTr (7)が形成されており、前記チャネル領域および前記という)と上記表面電界緩和型LDMOSとを同一基板 ドレイン領域 (5) 間にドリフト領域が形成されてなる上に形成しようとすると、NPNTrにおけるコレクタ 50 MOSトランジスタを有する半導体装置であって、第1

6

導電型の半導体層 (1) に、第2導電型の第1ウェル (16) が形成されるとともにこの第1ウェル (16) 内に第1ウェル (16) よりも浅く第1導電型の第2ウェル (2) が形成され、少なくともこの第2ウェル

- (2) 内に前記ドリフト領域および前記ドレイン領域
- (5) が形成されており、さらに前記ソース領域 (4) と前記半導体層 (1) とが同電位に設定されていることを特徴としている。

【0013】また、上記第2の目的を達成するため、請求項7に記載の発明においては、N型の第1半導体層(21a)が第1、第2の素子領域に分離されており、第1の素子領域に表面電界緩和型のMOSトランジスタ(LDMOS)が形成され、前記第2の素子領域に前記第1半導体層(21a)をコレクタ層としてバイポーラトランジスタ(NPNTr)が形成されている半導体と置であって、前記第1の素子領域において、前記第1半導体層(21a)に、P型の第1ウェル(16)が形成されるとともにこの第1ウェル内(16)に第1ウェル(16)よりも浅くN型の第2ウェル(2)が形成されており、前記第2ウェル(2)内にソース領域(4)、チャネル領域(8)およびドレイン領域(5)が形成され、さらに前記チャネル領域(8)上にゲート電極

れ、さらに削記デヤイル関吸 (8) 上にケート電極 (7) が形成されて、前記第2ウェル (2) をドリフト 領域とした前記表面電界緩和型のMOSトランジスタが 形成されていることを特徴としている。

【0014】請求項8に記載の発明では、請求項7に記 載の半導体装置において、前記第1半導体層(21a) の下にN型の第2半導体層(21b)が形成され、さら に基板表面から前記第2半導体層(21b)に至るN型 のディープ層(26)が形成されており、このディープ 30 層(26)および前記第2半導体層(21b)による電 位設定にて、前記ソース領域(4)と前記第1半導体層 (21a)が同電位とされていることを特徴とする。

【0015】請求項9に記載の発明においては、N型の 半導体層(21a)が第1、第2の素子領域に素子分離 された半導体基板に対し、第1の素子領域に表面電界級 和型のMOSトランジスタ(LDMOS)を形成し、前 記第2の素子領域にバイポーラトランジスタ(NPNT r)を形成する半導体装置の製造方法であって、前記第 1の素子領域において、前記半導体層(21a)に、P 40 型の第1ウェル(16)およびN型の第2ウェル(2) を形成するためのイオン注入を行い、同時拡散させることにより、前記第1ウェル(16)を形成するとともに この第1ウェル(16)内に第1ウェル(16)よりも 浅く前記第2ウェル(2)を形成し、この後、前記第2 ウェル(2)内にソース領域(4)、チャネル領域

(8) およびドレイン領域 (5) を形成するととともに、前記チャネル領域 (8) 上にゲート電極 (7) を形成して、前記第2ウェル (2) をドリフト領域とした前記MOSトランジスタ (LDMOS) を形成し、また、

前記第2の素子領域においては、前記半導体層 (21 a) をコレクタ層としてバイポーラトランジスタ (NP NTr) を形成することを特徴としている。

【0016】なお、上記各手段のカッコ内の符号は、後述する実施例記載の具体的手段との対応関係を示すものである。請求項1乃至6に記載の発明によれば、第1導電型の半導体層に第2導電型の第1ウェルと第1導電型の第2ウェルが形成された2重ウェル構造を有し、この第2ウェル内にMOSトランジスタのドリフト領域とド10 レイン領域が形成されている。

【0017】ここで、ドレイン領域に逆起電圧が印加されたような場合には、第2ウェルから第1ウェルおよび半導体層を介して、面積の広い領域にて電流経路が形成される。従って、そのような逆起電圧が印加された場合でも、上記電流経路の確保により、チャネル形成部分での素子破壊を防止することができる。また、請求項7、8に記載の発明によれば、N型の半導体層にP型の第1ウェルとN型の第2ウェルが形成された2重ウェル構造を有して表面電界緩和型MOSトランジスタを構成して20いるから、N型の半導体層をコレクタ層とするNPNTrと同一基板上に形成することができる。

【0018】請求項9に記載の発明によれば、そのような表面電界緩和側MOSトランジタとNPNTrとを同一基板上に形成する製造方法であって、第1、第2のウェルを同時拡散により形成するようにしているから、マスク1枚で第1、第2のウェルを形成することができる。

[0019]

【発明の実施の形態】以下、本発明を図に示す実施例について説明する。図1に本発明の一実施例を示す表面電界緩和型LDMOSの断面構成を示す。この図1に示すように、本実施例においては、N型基板1にPウェル16を形成し、その中にNウェル2を形成する2重ウェル構造としており、さらにソース電極10とN型基板1とが同電位になるように構成されている。なお、Nウェル2のドリフト領域は、いわゆるRESURF条件を満たすようにドーパント濃度が設定されている。また、図中の符号で図8、図9に示すものと同一のものは、同一もしくは均等の構成を示している。

40 【0020】図1に示す表面電界緩和型LDMOSは、 高耐圧および低オン抵抗の本来の効果を有するととも に、ドレイン電極11にL負荷が接続された場合の逆起 電圧印加時のチャネル形成部分の破壊を防止することが できるものである。この点につき図2を用いて説明す る。ドレイン電極11にL負荷15が接続されている場合、ゲート電極7に印加される電圧を低下させてスイッ チオフした時、ドレイン電極11に逆起電圧が印加され る。ここで、Nウェル2とPウェル16との間に形成される寄生ダイオードVZ1と、Nウェル2とチャネルP 50 ウェル3との間に形成される寄生ダイオードVZ2とが

8

あるが、Nウェル2内の電位上昇により、寄生ダイオー ドVZ1が先にブレークダウンする。

【0021】すなわち、上記のような逆起電圧が印加さ れると、Nウェル2とPウェル16における電位分布は 図3に示すようになり、ドレイン領域5からソース領域 4方向への横方向に比べて基板方向への縦方向に電位勾 配が急になっており、これにより寄生ダイオードVZ1 が先にブレークダウンする。この場合、Pウェル16で の抵抗R2によりPウェル16内の電圧が上昇してい き、Pウェル16とN型基板1間の寄生ダイオードVZ 10 3がオンし、Nウェル2とPウェル16とN型基板1に よる寄生バイポーラトランジスタ18がオンして、面積 の広い基板方向に電流が流れるため、電流を分散するこ とができ、従って、電流が流れることによる発熱を抑制 できる。これによって、破壊耐量の低いチャネル形成部 分での素子の破壊を防止でき、素子の破壊耐量を向上さ せることができる。

【0022】また、ソース領域4を含んでPウェル16 に達するベース17が設けられており、Pウェル16か よりチャネル形成部分には電流が一層流れにくくなる。 なお、基板方向への電流経路により十分な電流を流すこ とができる場合には、ベース17はなくてもよい。な お、上記構成においては、寄生バイポーラトランジスタ 18により基板方向に電流を流すようにするものを示し たが、Pウェル16が基板方向に十分薄く形成されてい る場合には、寄生バイポーラ動作でなく、パンチスルー により基板方向に電流を流すことができる。

【0023】次に、上記した表面電界緩和型LDMOS をCMOSおよびNPNTrとともに、同一基板上に形 30 成した構成を図4に示す。この図4に示すものは、SO I (Silicon On Insulator) 構造としたものである。す なわち、N⁺ 基板21b上にN⁻ 層(図1のN型基板1 に相当する層) 21 aを形成したN型基板21とP型基 板20とをSiOa等の絶縁膜22を介して貼り合わせ た貼り合わせ基板に、トレンチ溝23を形成するととも にその溝内に酸化膜を形成して、素子分離された複数の 素子領域を形成し、それぞれの素子領域にLDMOS、 CMOS、NPNTrを形成している。

【0024】この図4に示すものの製造方法を、図5、 図6に示す工程図を基に説明する。まず、上記した貼り 合わせ基板を用意し、それにトレンチ溝23を形成する とともに、その溝内に酸化膜を形成し、さらに多結晶シ リコン24を埋設する。なお、この状態ではN型基板2 1表面に酸化膜25が形成されている。そして、図5

(A) に示すように、LDMOSの形成領域にディープ N 「 層26を形成し、その後、 P ウェル16、 Nウェル 2を形成するためのイオン注入を行い、それらを同時拡 散させる。この場合、Pウェルにはボロン(B)、Nウ

より、Pウェルを深く、Nウェルを浅く形成する。この 工程においては、ボロンと砒素の同時拡散を行っている ため、それに必要なマスクを1枚のみとすることができ

【0025】なお、上記イオン注入において、ボロンの ドーズ量は3×10¹²~1×10¹³原子/cm²であ り、砒素のドーズ量は3×10¹²~1×10¹³原子/c m² である。また、注入したイオンを拡散させる場合、 1200℃で約600分程度のドライブインを行う。な お、RESURF構造の条件としては、Nウェル層2の 表面からPウェル層16とのPN接合までの深さ方向の 不純物濃度が、数式1で示す関係になる必要がある。

[0026]

【数1】

$$\int_{0}^{xj} Nd(x)dx < 1 \sim 2 \times 10^{12} cm^{-2}$$

【0027】ここで、Na(x)は、単位体積当たりの 不純物濃度を表し、xは深さを表し、x」は、Nウェル 層2とPウェル層16とのPN接合深さを表す。次に、 らソース側に電流 I を流すようにしている。このことに 20 図5 (B) に示すように、CMOSの形成領域にPウェ ル27、Nウェル28を形成するためのイオン注入を行 い、拡散させる。その後、図5(C)に示すように、N PNT r の形成領域にイオン注入を行い、ドライブイン してベース28を形成する。この時、必要であればLD MOS領域にも同様にしてベース17を形成する。

> 【0028】次に、図6 (A) に示すように、LOCO S酸化を行う。この工程により、LDMOSの形成領域 にLOCOS酸化膜9が形成される。この後、LDMO Sのゲート酸化膜6を形成するために、基板表面の酸化 を行う。そして、基板表面にPoly Siを形成し、 リンをドープした後、フォトエッチングしてパターニン グを行いLDMOSのゲート電極7を形成する。

> 【0029】この後は、通常の素子形成工程により、し DMOS、CMOS、NPNTrを順次形成していき、 最終的に図4に示すものを構成する。なお、LDMOS の形成領域においては、ゲートをマスクとしてNウェル 2内にチャネルPウェル8およびソース領域4を拡散形 成する。上記の製造方法により、LOCOS酸化膜9の 長さを2μmとし、Pウェル16の最表面濃度を8×1 0¹⁵~2×10¹⁶/cm³、Nウェル2の最表面濃度を 3×10¹⁶~6×10¹⁶/cm³、Nウェル2の深さを 1. 5~2. 0μm程度とした表面電界緩和型LDMO Sを形成した。その場合、ソース、ドレイン間の耐圧を 70~80V程度、Nウェル2-Pウェル16間の耐圧 を65 V程度とすることができた。

【0030】なお、図4に示すものでは、SOI構造と し絶縁膜22およびトレンチ溝23を用いて素子分離を 行うものを示したが、図7に示すように、素子分離用埋 め込み層30および素子分離用P層31にて素子分離を ェルには砒素 (As) を用い、両者の拡散係数の相違に 50 行うようにしてもよい。また、図4あるいは図7に示す


ようなLDMOSにおいて、逆起電力発生時に基板方向 にブレイクダウン電流を流す経路を、図4に示すよう に、絶縁膜22に接しているN⁺ 拡散層27、ディープ № 層26を介して基板表面に形成したボトム電極Bか ら電流をグランドへ流す経路とする場合や、図7に示す ように、埋め込みN+30、ディープN+層32を介し て基板表面に形成したボトム電極Bから電流をグランド へ流す経路とするような場合には、上述した効果に加わ え、さらに以下のような効果がある。

【0031】すなわち、図9に示す従来の表面電界緩和 10 作を説明するための説明図である。 型LDMOSにおいても、ドレイン領域5からチャネル Pウェル3までのドリフト領域の距離やNウェル2の濃 度および深さを調節することで、ドレイン電極11に、 ドレイン領域5とチャネルPウェル領域3との間が逆バ イアスとなるような逆起電力が印加された場合に上記実 施例のように基板方向へ電流を流すことも可能と考え る。

【0032】しかしながら、図4や図7に示すLDMO Sのように基板表面からグランドへブレイクダウン電流 を流そうとする場合には、電流経路は、図4や図7に示 20 る。 すようなボトム電極への電流経路も存在するが、それよ りも電流経路の短いチャネルPウェル3に電流経路が形 成される。そうなると、結局、従来技術の説明の欄でも 述べたように、寄生トランジスタによる大電流がチャネ ル領域を流れることにより、逆起電力が小さくても基板 表面にて素子が熱破壊してしまうことになる。

【0033】従って、図4あるいは図7に示すような基 板表面からブレイクダウン電流をグランドへ流す構成と する場合には、N型層1をPウェル16の下に設けて、 基板方向へ寄生トランジスタを発生させチャネルPウェ 30 ルとは異なる導電型のN層を用いて電流を流すようにす れば、チャネルPウェル3にはブレイクダウン電流が流

[図1]



3

れることはないから、基板表面付近での素子の熱破壊を 防止できる。

10

【0034】なお、基板表面から電極を取る別の例とし ては、フリップチップなどに用いられるバンブ電極とす る場合にも同様の効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示す表面電界緩和型LDM OSの断面図である。

【図2】図1に示す構成において、逆起電圧印加時の動

【図3】図1に示す構成において、逆起電圧印加時のの 電位状態を切系するための説明図である。

【図4】図1に示す構成のものを、CMOS、NPNT rとともに同一基板上に構成したものの断面図である。

【図5】図4に示すものの製造工程を示す工程図であ

【図6】図5に示す製造工程に続く製造工程を示す工程 図である。

【図7】図4に示すものの他の実施例を示す断面図であ

【図8】従来のLDMOSの構成を示す断面図である。


【図9】従来の表面電界緩和型LDMOSの構成を示す 断面図である。


【図10】従来構成において、逆起電圧が印加された時 の問題を説明するための説明図である。

【符号の説明】


1…N型基板、2…Nウェル、3…チャネルPウェル、 4…ソース領域、5…ドレイン領域、6…ゲート酸化 膜、7…ゲート電極、8…チャネル領域、9…LOCO S酸化膜、10…ソース電極、11…ドレイン電極、1 3…層間絶縁膜、16…Pウェル。


【図2】







【図4】







【図5】







[図10]



フロントページの続き

(72) 発明者 前田 浩

受知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72) 発明者 飯田 眞喜男

愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内